日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月11日

出 願 番 号

Application Number:

特願2002-265122

[ST.10/C]:

[JP2002-265122]

出 願 人

Applicant(s):

セイコーエプソン株式会社

2003年 6月 9日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

PA04F143

【提出日】

平成14年 9月11日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H03B 5/36

【発明者】

【住所又は居所】 長野県諏訪市大和三丁目3番5号 セイコーエプソン株

式会社内

【氏名】

関 浩

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 110000028

【氏名又は名称】 特許業務法人 明成国際特許事務所

【代表者】

下出 隆史

【電話番号】 052-218-5061

【手数料の表示】

【予納台帳番号】 133917

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】 要約書 1

【包括委任状番号】 0105458

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 外部に設けられる振動子を利用する半導体装置であって、

前記振動子と並列に設けられ、絶縁ゲート型のトランジスタを用いて形成され た反転増幅器と、

絶縁ゲート型のトランジスタを用いて形成され、前記反転増幅器から出力され る信号を他の回路に伝達するためのバッファ回路と、

前記反転増幅器の出力端子と前記バッファ回路の入力端子との間に設けられ、 絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートと、 を備えることを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置であって、

前記トランスミッションゲートは、nチャネル型のMOSトランジスタとpチャネル型のMOSトランジスタとが組み合わされたCMOSトランスミッションゲートである、半導体装置。

【請求項3】 請求項1記載の半導体装置であって、

前記トランスミッションゲートは、nチャネル型のMOSトランジスタで構成されている、半導体装置。

【請求項4】 請求項1記載の半導体装置であって、

前記トランスミッションゲートは、pチャネル型のMOSトランジスタで構成されている、半導体装置。

【請求項5】 請求項1記載の半導体装置であって、

前記トランスミッションゲートは、定常的にオン状態に設定されている、半導体装置。

【請求項6】 請求項1記載の半導体装置であって、さらに、

前記反転増幅器の入力端子に接続された第1の抵抗器を備え、

直列接続された前記第1の抵抗器と前記反転増幅器とは、前記振動子と並列に 設けられている、半導体装置。

【請求項7】 請求項6記載の半導体装置であって、さらに、

前記反転増幅器の出力端子に接続された第2の抵抗器を備え、

直列接続された前記第1の抵抗器と前記反転増幅器と前記第2の抵抗器とは、 前記振動子と並列に設けられている、半導体装置。

【請求項8】 請求項1記載の半導体装置であって、

前記半導体装置は、前記振動子と、前記振動子と並列に設けられる帰還抵抗器と、を利用する、半導体装置。

【請求項9】 請求項8記載の半導体装置であって、

前記帰還抵抗器は、前記半導体装置の外部に設けられている、半導体装置。

【請求項10】 発振回路であって、

振動子と、

前記振動子を利用する半導体装置と、

を備え、

前記半導体装置は、

前記振動子と並列に設けられ、絶縁ゲート型のトランジスタを用いて形成され た反転増幅器と、

絶縁ゲート型のトランジスタを用いて形成され、前記反転増幅器から出力され る信号を他の回路に伝達するためのバッファ回路と、

前記反転増幅器の出力端子と前記バッファ回路の入力端子との間に設けられ、 絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートと、 を備えることを特徴とする発振回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置を用いて形成される発振回路の技術に関する。

[0002]

【従来の技術】

集積回路などの半導体装置では、MOSトランジスタが多く利用されている。 半導体装置内部の回路は、与えられたクロック信号に応じて動作する。このため、半導体装置の外部には、通常、水晶振動子が設けられており、半導体装置の内 部および外部には、水晶振動子を含む発振回路が形成されている。

[0003]

図6は、従来の発振回路900の基本的な構成を示す説明図である。図示するように、発振回路900は、水晶振動子910と、水晶振動子に並列接続された帰還抵抗器920と、水晶振動子に並列接続された反転増幅器960と、反転増幅器の出力端子に接続されたバッファ回路970と、を備えている。図6において、水晶振動子910と帰還抵抗器920とは、半導体装置950の外部に設けられている。また、反転増幅器960とバッファ回路970とは、半導体装置950の内部に設けられており、MOSトランジスタを用いて形成されている。

[0004]

なお、従来の発振回路としては、例えば、特許文献1が挙げられる。

[0005]

【特許文献1】

特開平7-221549号公報

[0006]

【発明が解決しようとする課題】

ところで、近年、MOSトランジスタの微細化が進んでおり、これに伴って、トランジスタのゲート酸化膜は薄くなっている。このようにゲート酸化膜が薄くなると、ゲート酸化膜の耐圧が低くなる。このため、比較的薄いゲート酸化膜を有するMOSトランジスタを用いて発振回路を形成する場合には、静電気に起因して、半導体装置950に設けられたピンP1、P2に比較的高い電圧が加わると、トランジスタのゲート酸化膜は、容易に破壊されてしまう。

[0007]

この発明は、従来技術における上述の課題を解決するためになされたものであり、発振回路を形成する半導体装置内部のトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することのできる技術を提供することを目的とする

[0008]

【課題を解決するための手段およびその作用・効果】

上述の課題の少なくとも一部を解決するため、本発明の第1の装置は、外部に 設けられる振動子を利用する半導体装置であって、

前記振動子と並列に設けられ、絶縁ゲート型のトランジスタを用いて形成され た反転増幅器と、

絶縁ゲート型のトランジスタを用いて形成され、前記反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路と、

前記反転増幅器の出力端子と前記バッファ回路の入力端子との間に設けられ、 絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートと、 を備えることを特徴とする。

[0009]

この装置では、トランスミッションゲートが設けられているため、トランスミッションゲートのオン抵抗を利用することによって、バッファ回路に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。

[0010]

上記の装置において、

前記トランスミッションゲートは、nチャネル型のMOSトランジスタとpチャネル型のMOSトランジスタとが組み合わされたCMOSトランスミッションゲートであることが好ましい。

[0011]

こうすれば、反転増幅器からバッファ回路への良好な伝搬特性を得ることがで きる。

[0012]

あるいは、前記トランスミッションゲートは、nチャネル型のMOSトランジスタで構成されていてもよいし、pチャネル型のMOSトランジスタで構成されていてもよい。

[0013]

上記の装置において、

前記トランスミッションゲートは、定常的にオン状態に設定されていることが

好ましい。

[0014]

こうすれば、トランスミッションゲートの制御を省略することができる。

[0015]

さらに、上記の装置において、

前記反転増幅器の入力端子に接続された第1の抵抗器を備え、

直列接続された前記第1の抵抗器と前記反転増幅器とは、前記振動子と並列に 設けられていることが好ましい。

[0016]

こうすれば、第1の抵抗器によって、反転増幅器に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。

[0017]

さらに、上記の装置において、

前記反転増幅器の出力端子に接続された第2の抵抗器を備え、

直列接続された前記第1の抵抗器と前記反転増幅器と前記第2の抵抗器とは、 前記振動子と並列に設けられていることが好ましい。

[0018]

こうすれば、第2の抵抗器によって、トランスミッションゲートを静電気から 保護することができる。

[0019]

上記の装置において、

前記半導体装置は、前記振動子と、前記振動子と並列に設けられる帰還抵抗器 と、を利用することが好ましい。

[0020]

ここで、前記帰還抵抗器は、前記半導体装置の外部に設けられていてもよい。

[0021]

このように、帰還抵抗器を利用すれば、振動子を確実に振動させることができる。

[0022]

本発明の第2の装置は、発振回路であって、

振動子と、

前記振動子を利用する半導体装置と、

を備え、

前記半導体装置は、

前記振動子と並列に設けられ、絶縁ゲート型のトランジスタを用いて形成され た反転増幅器と、

絶縁ゲート型のトランジスタを用いて形成され、前記反転増幅器から出力され る信号を他の回路に伝達するためのバッファ回路と、

前記反転増幅器の出力端子と前記バッファ回路の入力端子との間に設けられ、 絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲートと、 を備えることを特徴とする。

[0023]

この装置では、第1の装置と同様に、トランスミッションゲートが設けられているため、トランスミッションゲートのオン抵抗を利用することによって、バッファ回路に含まれるトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することができる。

[0024]

なお、本発明は、半導体装置、半導体装置を含む発振回路、該発振回路を備え る電気機器等の種々の態様で実現することができる。

[0025]

【発明の実施の形態】

次に、本発明の実施の形態を実施例に基づき以下の順序で説明する。

- A. 比較例:
- B. 第1 実施例:
- C. 第2 実施例:

[0026]

A. 比較例:

本発明を適用した発振回路の説明に先行して、比較例の発振回路について説明

する。

[0027]

図1は、比較例における発振回路100を示す説明図である。なお、図示するように、発振回路100は、半導体装置150を用いて形成されている。

[0028]

発振回路100は、水晶振動子110と、水晶振動子に並列接続された帰還抵抗器120と、を備えている。また、発振回路100は、直列接続された第1の抵抗器161と、反転増幅器160と、第2の抵抗器162と、を備えている。直列接続された第1の抵抗器161と反転増幅器160と第2の抵抗器162とは、水晶振動子110に並列接続されている。発振回路100は、さらに、反転増幅器160の出力端子に接続されたバッファ回路180を備えている。バッファ回路180は、直列接続された2つのインバータ181,182を含んでいる。

[0029]

この構成によって、発振回路100は、クロック信号を生成することができる。具体的には、水晶振動子110が振動し、反転増幅器160は水晶振動子から与えられた帰還信号の論理レベルを反転させた発振信号を出力する。バッファ回路180は、生成された発振信号の波形を整え、半導体装置150内部の他の回路(例えば、分周回路)に向けてクロック信号を供給する機能を有している。

[0030]

図1において、水晶振動子110と帰還抵抗器120とは、半導体装置150の外部に設けられており、反転増幅器160と2つの抵抗器161,162とバッファ回路180とは、半導体装置150の内部に設けられている。なお、半導体装置150の内部と外部とは、半導体装置150に設けられた複数のピンを介して、電気的に接続される。図1の発振回路100に関しては、半導体装置150の外部に設けられた回路部分と、半導体装置150の内部に設けられた回路部分とは、水晶振動子110が接続された2つのピンP1,P2を介して、電気的に接続されている。

[0031]

本実施例では、半導体装置150としてゲートアレイが用いられている。なお、ゲートアレイは、特定用途向けの集積回路(ASIC)のうち、セミカスタムICに分類されるデバイスである。半導体装置150は、その内部と外部とのインタフェース部分である入出力領域W1と、基本セルがマトリクス状に配列された内部セル領域W2と、を含んでいる。なお、基本セルには、pチャネル型のMOSトランジスタ(以下、「pMOSトランジスタ」と呼ぶ)と、nチャネル型のMOSトランジスタ(以下、「nMOSトランジスタ」と呼ぶ)と、が含まれている。

[0032]

2つの抵抗器 1 6 1, 1 6 2 は、半導体装置 1 5 0 の入出力領域 W 1 に形成されている。なお、2 つの抵抗器 1 6 1, 1 6 2 は、拡散抵抗(拡散層抵抗とも呼ばれる)である。ここで、拡散抵抗とは、半導体基板中または半導体基板上に形成された拡散層の層抵抗を利用する抵抗素子である。

[0033]

また、反転増幅器160とバッファ回路180とは、半導体装置150の内部 セル領域W2に形成されている。反転増幅器160と、バッファ回路180に含 まれる2つのインバータ181,182とは、例えば、CMOSインバータ回路 で構成されている。

[0034]

図2は、CMOSインバータ回路の具体的な回路構成を示す説明図である。図示するように、CMOSインバータ回路200は、直列接続されたpMOSトランジスタ210とnMOSトランジスタ220とを含んでいる。pMOSトランジスタ210のゲートとnMOSトランジスタ220のゲートとは、互いに接続されており、入力端子201として機能する。また、pMOSトランジスタ210のドレインとnMOSトランジスタ220のドレインとは、互いに接続されており、出力端子202として機能する。そして、pMOSトランジスタ210のソースは、半導体装置150の第1の内部電源電圧V1に設定されており、nMOSトランジスタ220のソースは、半導体装置150の第2の内部電源電圧V2(図2では接地電位)に設定されている。この構成によって、CMOSインバ

ータ回路200は、入力端子201から入力された信号の論理レベルを反転させた信号を、出力端子202から出力することができる。具体的には、入力がHレベルである場合には、nMOSトランジスタ220のみがオン状態となり、この結果、Lレベルが出力される。また、入力がLレベルである場合には、pMOSトランジスタ210のみがオン状態となり、この結果、Hレベルが出力される。

[0035]

ところで、反転増幅器160(図1)の入力端子には、第1の抵抗器161が接続されている。また、バッファ回路180の入力段に設けられた第1のインバータ181の入力端子には、第2の抵抗器162が接続されている。このため、静電気などに起因して、半導体装置150の2つのピンP1、P2に比較的高い電圧が加わるような場合にも、CMOSインバータ回路のゲート酸化膜の破壊を抑制することができる。具体的には、第1のピンP1に比較的高い電圧が加わる場合には、第1の抵抗器161によって、反転増幅器160のゲート酸化膜の破壊が抑制される。また、第2のピンP2に比較的高い電圧が加わる場合には、第2の抵抗器162によって、第1のインバータ181のゲート酸化膜の破壊が抑制される。

[0036]

図1において、第2の抵抗器162の抵抗値は、第1の抵抗器161の抵抗値よりも小さく設定されている。例えば、第1の抵抗器161は、約300~約1000に設定される。一方、第2の抵抗器162は、約10~約500に設定される。このように、第2の抵抗器162の抵抗値が比較的小さな値に設定されているのは、比較的高い周波数で動作する反転増幅器160の出力インピーダンスを比較的小さくするためである。

[0037]

前述のように、近年、MOSトランジスタの微細化に伴って、トランジスタの ゲート酸化膜が薄くなっている。このため、比較的薄いゲート酸化膜を有するト ランジスタを用いて図1の発振回路100を構成する場合には、比較的小さな抵 抗値を有する第2の抵抗器162に接続された第1のインバータ181のゲート 酸化膜は、静電気などに起因して破壊され易い。 [0038]

以下の実施例では、発振回路の構成を工夫することによって、上記の問題を解消している。

[0039]

B. 第1 実施例:

図3は、第1実施例における発振回路100Aを示す説明図である。なお、本 実施例の発振回路100Aは、比較例(図1)の発振回路100とほぼ同じであ るが、半導体装置150Aは、反転増幅器160とバッファ回路180との間に 、トランスミッションゲート170Aを備えている。なお、トランスミッション ゲートは、トランスファゲートあるいはパストランジスタとも呼ばれている。

[0040]

トランスミッションゲート170Aは、nMOSトランジスタ171とpMOSトランジスタ172とが組み合わされたCMOSトランスミッションゲートである。nMOSトランジスタ171のドレインとpMOSトランジスタ172のドレインとは、互いに接続されており、入力端子として機能する。また、nMOSトランジスタ171のソースとpMOSトランジスタ172のソースとは、互いに接続されており、出力端子として機能する。nMOSトランジスタ171のゲートは、半導体装置150の第1の内部電源電圧V1に設定されている。このため、nMOSトランジスタ171は、常時、オン状態となる。一方、pMOSトランジスタ172のゲートは、半導体装置150の第2の内部電源電圧V2(本実施例では接地電位)に設定されている。このため、pMOSトランジスタ172も、常時、オン状態となる。すなわち、トランスミッションゲート170Aは、半導体装置150に電力が供給されている場合には、定常的にオン状態に設定される。このとき、トランスミッションゲート170Aの入力端子に与えられた電圧は、ほぼ等しい電圧値のまま、出力端子から出力される。

[0041]

トランスミッションゲート170Aは、比較的高いオン抵抗を有している。このため、静電気などに起因して、半導体装置150の第2のピンP2に比較的高い電圧が加わる場合には、トランスミッションゲート170Aによって、バッフ

ァ回路180に含まれる第1のインバータ181のゲート酸化膜の破壊が抑制される。

[0042]

なお、トランスミッションゲート170Aのオン抵抗は、約300~約100 0Ωに設定されることが好ましく、約500~約1000Ωに設定されることが 望ましい。オン抵抗は、トランスミッションゲートのゲート電圧や、トランスミッションゲートのゲート長およびゲート幅などのサイズに応じて、変更可能であ る。

[0043]

本実施例では、比較例(図1)と同様に、半導体装置150Aは、第1の抵抗器161を備えているが、第1の抵抗器161は、回路動作上は省略可能である。ただし、第1の抵抗器161を用いれば、反転増幅器160に含まれるトランジスタのゲート酸化膜が静電気によって破壊されるのを抑制することができる。

[0044]

また、本実施例では、比較例(図1)と同様に、半導体装置150Aは、反転増幅器160の出力インピーダンスを比較的小さくするために比較的小さな抵抗値に設定された第2の抵抗器162を備えているが、第2の抵抗器162は、回路動作上は省略可能である。ただし、第2の抵抗器162を用いれば、トランスミッションゲート170Aを静電気から保護することができる。

[0045]

以上説明したように、本実施例の発振回路100Aは、水晶振動子110と、水晶振動子を利用する半導体装置150Aと、を備えている。そして、半導体装置150Aは、水晶振動子110と並列に設けられ、CMOSインバータ回路で構成された反転増幅器160と、CMOSインバータ回路で構成され、反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路180と、反転増幅器160の出力端子とバッファ回路180の入力端子との間に設けられたCMOSトランスミッションゲート170Aと、を備えている。本実施例の構成を採用すれば、CMOSトランスミッションゲート170Aのオン抵抗を利用することによって、バッファ回路180に含まれるCMOSインバータ回路のゲート

酸化膜が静電気によって破壊されるのを抑制することが可能となる。

[0046]

なお、本実施例では、反転増幅器 1 6 0 とバッファ回路 1 8 0 との間に、トランスミッションゲート 1 7 0 A が設けられているが、トランスミッションゲート 1 7 0 A は、例えば、拡散抵抗などの抵抗器と置換可能である。ただし、半導体装置 1 5 0 内部に、比較的大きな抵抗値を有する拡散抵抗を形成するためには、比較的大きな面積が必要となってしまう。また、ゲートアレイにおいてトランスミッションゲート 1 7 0 A を拡散抵抗と置換する場合には、拡散抵抗の形成位置が制限され、発振回路の配置が制限されてしまう。すなわち、本実施例のように、トランスミッションゲート 1 7 0 A のオン抵抗を利用する場合には、比較的小さな面積で比較的大きな抵抗値を得ることができるという利点があるとともに、ゲートアレイにおける発振回路の配置の自由度を高めることができるという利点もある。

[0047]

C. 第2実施例:

図4は、第2実施例における第1の発振回路100Bを示す説明図である。この発振回路100Bは、第1実施例(図3)の発振回路100Aとほぼ同じであるが、半導体装置150Bは、nMOSトランジスタ171のみで構成されたトランスミッションゲート170Bを備えている。

[0048]

図5は、第2実施例における第2の発振回路100Cを示す説明図である。この発振回路100Cも、第1実施例(図3)の発振回路100Aとほぼ同じであるが、半導体装置150Cは、pMOSトランジスタ172のみで構成されたトランスミッションゲート170Cを備えている。

[0049]

本実施例(図4,図5)の構成を採用する場合にも、第1実施例(図3)の構成を採用する場合と同様に、バッファ回路180に含まれるCMOSインバータ 回路のゲート酸化膜が静電気によって破壊されるのを抑制することができる。

[0050]

ただし、図4に示すトランスミッションゲート170Bは、Lレベルの入力に対する伝搬特性に優れているが、Hレベルの入力に対する伝搬特性は劣っている。これは、nMOSトランジスタ171の出力電圧は、(ゲート電圧ーしきい値電圧)以下に制限されるためである。逆に、図5に示すトランスミッションゲート170Cは、Hレベルの入力に対する伝搬特性に優れているが、Lレベルの入力に対する伝搬特性は劣っている。これは、pMOSトランジスタ172の出力電圧は、(ゲート電圧+しきい値電圧)以上に制限されるためである。一方、図3

に示すトランスミッションゲート170Aは、2つのトランジスタ171,17 2の長所を利用することができるため、Lレベルの入力に対する伝搬特性とHレベルの入力に対する伝搬特性との双方に優れている。すなわち、図3のトランスミッションゲート170Aを採用すれば、反転増幅器からバッファ回路への良好な伝搬特性を得ることができるという利点がある。

[0051]

なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨 を逸脱しない範囲において種々の態様で実施することが可能であり、例えば次の ような変形も可能である。

[0052]

(1)上記実施例では、水晶振動子110が単独で用いられているが、水晶振動子110に負荷容量を接続するようにしてもよい。また、上記実施例では、発振回路100は、水晶振動子110を備えているが、これに代えて、例えば、PZT, $PbTiO_3$ などのセラミック振動子を備えるようにしてもよい。一般には、発振回路は、振動子を備えていればよい。

[0053]

(2)上記実施例では、半導体装置150の外部に帰還抵抗器120が設けられているが、帰還抵抗器は、半導体装置の内部に設けられていてもよい。また、帰還抵抗器120は省略可能である。ただし、上記実施例のように、帰還抵抗器を利用すれば、振動子を確実に振動させることができる。

[0054]

(3)上記実施例では、トランスミッションゲートのゲートは、半導体装置の内部電源電圧に設定されているが、他の電圧に設定されていてもよい。また、上記実施例では、トランスミッションゲートのゲートは、常時オン状態となっているが、トランスミッションゲートのゲート電圧を他のトランジスタを用いて変化させ、トランスミッションゲートのオン状態とオフ状態とを制御可能としてもよい。ただし、上記実施例のようにすれば、トランスミッションゲートの制御を省略することができるという利点がある。

[0055]

(4)上記実施例では、反転増幅器160とバッファ回路180を構成する2つのインバータ181,182とは、それぞれ、1組のpMOSトランジスタおよびnMOSトランジスタで構成されたСMOSインバータ回路であるが、これに代えて、pMOSトランジスタが拡散抵抗などの抵抗器に置換されたインバータ回路を用いるようにしてもよい。あるいは、2組のpMOSトランジスタおよびnMOSトランジスタで構成された2入力NANDゲートを用いるようにしてもよい。この場合には、例えば、NANDゲートの2つの入力端子は互いに接続されていてもよいし、NANDゲートの一方の入力端子にその動作を制御するための制御信号が入力されていてもよい。特に、反転増幅器は、反転(NOT)の論理動作を行なうようなものであればよい。

[0056]

また、上記実施例では、半導体装置150は、ゲート絶縁膜が酸化膜で構成されたMOSトランジスタを備えているが、これに代えて、ゲート絶縁膜が窒化膜などの他の絶縁膜で構成されたMISトランジスタを備えていてもよい。また、トランジスタのゲートは、ポリシリコンで構成されていてもよい。

[0057]

さらに、上記実施例では、半導体装置150として、ゲートアレイが用いられているが、他の集積回路を用いるようにしてもよい。

[0058]

一般には、半導体装置は、複数の絶縁ゲート型のトランジスタを備えていれば よい。そして、反転増幅器とバッファ回路とトランスミッションゲートとは、少 なくとも1つの絶縁ゲート型のトランジスタを用いて形成されていればよい。

【図面の簡単な説明】

- 【図1】 比較例における発振回路100を示す説明図である。
- 【図2】 CMOSインバータの具体的な回路構成を示す説明図である。
- 【図3】 第1実施例における発振回路100Aを示す説明図である。
- 【図4】 第2実施例における第1の発振回路100Bを示す説明図である
- 【図5】 第2実施例における第2の発振回路100Cを示す説明図である
- 【図6】 従来の発振回路900の基本的な構成を示す説明図である。


【符号の説明】

- 100, 100A~C…発振回路
- 110…水晶振動子
- 120…帰還抵抗器
- 150,150A~C…半導体装置
- 160…反転增幅器
- 161…第1の抵抗器
- 162…第2の抵抗器
- 170A~C…トランスミッションゲート
- 171…nMOSトランジスタ
- 172…pMOSトランジスタ
- 180…バッファ回路
- 181, 182…インバータ
- 200…CMOSインバータ回路
- 201…入力端子
- 202…出力端子
- 2 1 0 · · p M O S トランジスタ
- 220…nMOSトランジスタ
- 900…発振回路


- 910…水晶振動子
- 920…帰還抵抗器
- 950…半導体装置
- 960…反転增幅器
- 970…バッファ回路
- P1…第1のピン
- P 2 … 第 2 のピン
- V1…第1の内部電源電圧
- V2…第2の内部電源電圧
- W1…入出力領域
- W2…内部セル領域

【書類名】 図面


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



【書類名】 要約書

【要約】

【課題】 発振回路を形成する半導体装置内部のトランジスタのゲート絶縁膜が 静電気によって破壊されるのを抑制することのできる技術を提供する。

【解決手段】 発振回路100Aは、振動子110と、振動子を利用する半導体装置150Aと、を備えている。半導体装置は、振動子と並列に設けられ、絶縁ゲート型のトランジスタを用いて形成された反転増幅器160と、絶縁ゲート型のトランジスタを用いて形成され、反転増幅器から出力される信号を他の回路に伝達するためのバッファ回路180と、反転増幅器の出力端子とバッファ回路の入力端子との間に設けられ、絶縁ゲート型のトランジスタを用いて形成されたトランスミッションゲート170Aと、を備える。

【選択図】 図3

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社